Cubo Intel de memoria híbrida aúna alta densidad y ultra alta velocidad

Cubo de memoria híbrida permite la eficiencia de energía 7 veces mayor a DRAM


Intel Corp. y Micron Technology DRAM demostrado un concepto desarrollado en conjunto llamado Cubo de memoria híbrida (HMC). Los cubos de la memoria la promesa de reducir drásticamente el consumo de energía y aumentar el rendimiento y así mejorar la eficiencia de energía en alrededor de siete veces. El HMC tiene 10 veces el ancho de banda y 7 veces la eficiencia energética de hasta el módulo de memoria DDR3 más avanzada disponible.

El Cubo de memoria híbrida, demuestra un nuevo enfoque para el diseño de memoria ofreciendo una mejora de 7 veces en la eficiencia energética en DDR3 de hoy. Cubo de memoria híbrido utiliza una configuración de memoria de chips apilados, formando un compacto "cubo", y utiliza una nueva interfaz de memoria de alta eficiencia que establece la barra de energía consumida por bit transferido al mismo tiempo que admite velocidades de datos de 1Tb / s (un billón de bits por segundo ). Esta tecnología de investigación podría conducir a mejoras en los servidores optimizados para computación en la nube, así como ultrabooks, televisores, teléfonos inteligentes y tabletas

Las tecnologías actuales DRAM - que incluyen los procesos de fabricación de DRAM, módulos y otros dispositivos - enable capacidad de memoria masiva dentro de un bajo coste de fabricación.Sin embargo, como el número de unidades de procesamiento individuales (cores) en un aumento de microprocesadores, la necesidad de alimentar a los núcleos con más datos de la memoria se expande proporcionalmente y de entrada / salida de la interfaz se convierte en un obstáculo para el rendimiento. El aumento de la cantidad de módulos DRAM aumenta el consumo de energía y por lo tanto disminuye la eficiencia energética. Hay serias limitaciones para el logro de alta velocidad y bajo consumo de energía mediante un proceso de DRAM de los productos básicos, de acuerdo con Intel.



"Sabíamos que el futuro de memoria de alta velocidad tendrá que conquistar un conjunto difícil de lograr compensaciones y de bajo costo y poder, así como de alta densidad y la velocidad. Llegamos a la conclusión de que la DRAM y el apareamiento de un proceso de búfer basado en la lógica de E / S usando apilamiento 3D podría ser la manera de resolver el dilema. Nos dimos cuenta de que una vez que coloca una pila DRAM de varias capas en la parte superior de una capa de lógica, se podría resolver otro problema de memoria que limita la capacidad de transferir de manera eficiente los datos de las celdas de memoria DRAM y memoria a la E / S correspondientes circuitos ", dijo Bryan Casper, un oficial de Intel.

Obtener los datos de las celdas de memoria a la E / S es análogo a la dificultad de navegar por las calles de una ciudad llena de gente. Sin embargo, la colocación de la capa de lógica por debajo de la pila de DRAM tiene un efecto similar a la construcción de un sistema de metro de alta velocidad por debajo de las calles, por encima de gravámenes tales como el proceso DRAM, así como las matrices de enrutamiento limita la memoria. Además, la capa de lógica adyacentes permite la integración de una lógica de control inteligente para ocultar las complejidades de la DRAM acceso a una matriz, permitiendo que el controlador de memoria del microprocesador a emplear mucho más protocolos de acceso directo que lo que ha podido alcanzar en el pasado, de acuerdo con Intel.

El resultado de este proyecto de investigación conjunta entre Micron Technology e Intel ha sido el desarrollo de algunos logros importantes. El año pasado, Intel diseñó y demostró un prototipo de E / S que logró un récord de 1.4mW 1Gb / s de eficiencia energética que se ha optimizado para esta aplicación híbrida apilados DRAM. Las dos compañías trabajaron en conjunto para desarrollar y especificar un gran ancho de banda arquitectura de memoria y el protocolo de un prototipo que fue diseñado y fabricado para este año por Micron. Este prototipo híbrido apilados DRAM, conocido como el Cubo de memoria híbrida (HMC), es el más alto del mundo de dispositivos DRAM de ancho de banda con velocidades de transferencia sostenida de 1 TB / s. Además de eso, es también la memoria DRAM más eficiente de la energía se haya construido cuando se mide en número de bits transferidos contra la energía consumida. Este prototipo innovador tiene 10 veces el ancho de banda y 7 veces la eficiencia energética de hasta el módulo de memoria DDR3 más avanzada disponible.

Intel cree que la evolución probablemente tendrá un impacto fundamental en los centros de datos y las supercomputadoras que la sed de bajo consumo de energía acceso a la memoria de banda ancha. Con esta tecnología, los sistemas de próxima generación antes limitada por el rendimiento de la memoria será capaz de escalar dramáticamente, mientras que mantener el poder estrictos y los presupuestos de factor de forma. Además, estos desarrollos pueden jugar un papel clave en la optimización de las arquitecturas de sistemas y jerarquías de memoria de los sistemas principales futuro en el cliente y el servidor de los mercados.

Fuente: http://www.xbitlabs.com/news/memory/display/20110915162718_Intel_Hybrid_Memory_Cube_When_Ultra_High_Density_Meets_Ultra_High_Speed.html – Traducido por Google Translate